# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-005068

(43) Date of publication of application: 10.01.1989

(51)Int.CI.

H01L 29/78 H01L 21/265

(21)Application number: 62-160028

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

26.06.1987

(72)Inventor: YABU TOSHIKI


**KURIMOTO KAZUMI** 


## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

### (57) Abstract:

PURPOSE: To realize the fine structure of a device while the electric characteristics in a subthreshold region is maintained by a method wherein ions are implanted while a substrate is inclined and turned to form high concentration impurity layers reaching the parts of the regions under a channel region.

CONSTITUTION: After a p-type impurity diffused layer 4 which is to be a buried channel is formed in the transistor forming region of a semiconductor substrate in which an n-type well 1 is formed, a gate insulating film 2 and a gate electrode 3 made of polycrystalline Si are formed. Then, n-type impurity diffused layers 5s and 5d are formed by using the gate 3 electrode 3 as a mask. At that time, the substrate is inclined and ion implantation and substrate turning are performed alternately. After an n-type EPS region is formed, insulating film side walls 7 are formed and then, while the substrate is inclined, ion implantation and substrate turning are performed alternately to form impurity diffused layers 8s and 8d. After that, a heat treatment is carried out to complete an EPS structure MOS field effect transistor.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭64-5068

(1) Int Cl.4

5 3

識別記号

庁内整理番号

❸公開 昭和64年(1989)1月10日

29/78 H 01 L 21/265

Z-8422-5F V-7738-5F 3 0 1

審査請求 未請求 発明の数 1 (全5頁)

#### 半導体装置の製造方法 母発明の名称

昭62-160028 20特

昭62(1987)6月26日 砂出

特許法第30条第1項適用 昭和62年3月28日 社団法人応用物理学会発行の「1987年(昭和62年)春 季第34回応用物理学関係連合講演会予稿集」において発表

⑫発

樹

大阪府門真市大字門真1006番地 松下電器產業株式会社內

大阪府門真市大字門真1006番地 松下電器產業株式会社内

⑫発 明 者

実 栗

大阪府門真市大字門真1006番地

松下電器産業株式会社 仍出 願 ·人

外1名

弁理士 中尾 敏男 倒代 理

1、発明の名称

半導体装置の製造方法

2、特許請求の範囲

第1の導電型の半導体基板に選択的に形成され た MOS形トランジスタ領域となる部分に第2の 遵電型のチャネル領域を形成する工程と、前記チ ャネル領域の基板表面に形成されたゲート絶縁膜 及びゲート電極をマスクとして、前記半導体基板 表面を傾けてイオン注入を行ない第1 の導電型の 高盛度不純物層を前記チャネル領域の下部の一部 を含むことく形成する工程と、ゲート電極側面を 覆り如く絶縁膜を形成する工程と、前記側面を絶 緑膜で覆われたゲート電極をマスクとして第2の 導電型のソース及びドレインを形成する工程によ り形成される半導体装置の前配ゲート電極をマス クとしてイオン注入を行なり工程において、前記 半導体基板表面とイオンピームに垂直な面との角 度を傾け、前記半導体基板をピームスキャン面に 対して平面自回転させるか、または前記半導体器 板表面とイオンピームに垂直な面との角度を傾け 全部で1回のイオン注入における1回ごとの前記 半導体基板の回転角度を約360度/nの整数倍 としてなる半導体装置の製造方法。

#### 3、発明の詳細な説明

産業上の利用分野

本発明は、埋込みチャネルMOS形トランジス タをサプミクロン域にまで微細化をすすめる際に 劣化するサプスレショルド城電気特性を改善でき る半導体装置の製造方法に関し、特にそのゲート 電極をマスクとしてイオン注入を行なう工程に関 するものである。

従来の技術

従来、n+ー ポリ S1 ゲートを用いたDーチャネ ルトランジスタではソース、ドレインと同じ導電 型の埋込みチャネル構造を使用している。これは、 表面チャネル構造に対して、ドレイン近傍の電界 強定が低く、ホットエレクトロン効果に対して強 く、移動度の劣化も少ない高速のトランジスタが ・ 得られる。とのととは、仕事関数をコントロール

\*

することによりnーチャネルトランジスタに対し ても同様の効果が期待できる。

しかし、埋込みチャネルトランジスタはデバイスの微細化に伴ない、ドレイン電圧の \$102~81 界面のポテンシャルへの影響が大きく、サブスレショルド域のリーク電流の増大、スレショルド電圧のドレイン電圧依存性を強くする。そとで、これに対拠するように、例えば特公昭61~160975 号公報に開示のように、第4図のような構造

( RPS: Rffective Punchthrough Stop ) にたっていた。すなわち、図において、8a.8bはソース,ドレイン領域、3はゲート電極、2はゲート酸化膜、7は側壁酸化膜、4はp型(n型)埋込みチャネル領域、5s.5dはn+ 暦(p+ 唐)、1はnゥェル(p型基板)である。この構造により、サプスレショルド電流係数を低く抑えるとともに、ドレイン電圧によるポテンシャルの伸びを抑えるに、ドレイン電圧によるポテンシャルの伸びを抑制して、ドレイン電圧によるパテンシャルの伸びを抑制して、ドレイン電圧によるパテンシャルの伸びを抑制して、ドレイン電圧によるパテンシャルの伸びを抑えることが可能となっていた。このトランジスタの製造方法におけるイオン注入法においては、

って、5sをソースとして動作(Forward動作) させると、ドレイン電圧の増大に伴ない、しきい 値電圧が低くなり、チャネルは反転しやすくなる (第2図の曲線 For.)。逆に、7gdをソースと して動作(Reverse 動作)させると、ドレイン電 圧を増大しても、しきい値電圧は高いまま維持さ れる(第2図の曲線 Rev.)。従って、デバイスの 電気特性も非対称性を示す。

そこで本発明は電界効果トランジスタにおいて ゲート電極をマスクとして不純物拡散層をイオン 注入法により形成する方法において、ゲート電極 に対して対称に不純物拡散層を形成することができ、したがって、デバイスの電気特性においても 対称性を得ることができる製造方法を提供することを目的とする。

## 問題点を解決するための手段

本発明の半導体装置の製造方法は、第1の導電型の半導体基板に選択的に形成された¥0S形トランジスタ領域となる部分に第2の導電型のチャネル領域を形成する工程と、前記チャネル領域の

一般に良く行なわれている方法に従い、半導体基 板表面をイオンビーム入射方向に対して 8 度、通 常は約7 度傾けて注入を行なっていた。これは、 不純物イオンの半導体基板内への突抜け現象いわ ゆるチャネリング効果を防止するためである。

発明が解決しようとする問題点

しかし、このイオン注入法ではゲート電極の陰となる部分ができるため、例えば、第3図に対して、30gのように設置されたゲート電極に対して、30gの方向から注入を行なうと、級AーA'における断面形状は第5図に示すように、不成なして非対称に対して非対称に形成される。するもの際非対称形状に形成されると、例えばゲート電極3の陰となる側に形成されるに対している。の際非対称形状に形成されるに対しているの際非対称形状に形成されると、例えばゲート電極3の陰となる側に形成されるに形をPS領域5sdyース/ドレイン領域8s側にずれるため、n形をPS領域5sの効果は弱まる。

逆に、ゲート電極3の陰にならない側に形成されるn形 BPS領域5 d はチャネル領域2側にずれるため、n形 BPS領域 6 d の効果が強まる。従

**基板表面に形成されたゲート絶縁膜及びゲート電** 極をマスクとして、前記半導体基板表面を傾けて イオン注入を行ない第1の導電型の高濃度不純物 層を、前記チャネル領域の下部の一部を含むどと く形成する工程と、ゲート電極側面を覆り如く絶 緑膜を形成する工程と、前記側面を絶縁膜で覆わ れたゲート電極をマスクとして第2の導電型のソ - ス及びドレインを形成する工程により形成され る半導体装置の前記ゲート電極をマスクとしてイ オン注入を行なり工程において、前記半導体基板 **表面とイオンピームに垂直な面との角度を傾け、** 前記半導体基板をピームスキャン面に対して平面 自回転させるか、または前配半導体基板表面とイ オンピームに垂直な面との角度を傾け全部でn回 のイオン注入における1回ごとの前記半導体基板 の回転角度を約360度/nの整数倍としたこと を特徴とするものである。

#### 作用

この技術的手段による作用は次のようになる。 すなわち、ソース・ドレインよりもチャネル側に かつソース。ドレインによらずゲート電極に対して対称形状に導電型の異なる高濃度不純物層を形成することができるものである。

#### **突施例**

以下に本発明の一実施例の p チャネル形 B P S 構造 M O S 型電界効果トランジスタの製造方法を第1 図 (a)~(g)を用いて簡単に説明する。

ロウエル1を形成した半導体基板のトランジスタ形成領域に埋込みチャネルとなるP形不純物拡散層4を形成した後、ゲート絶縁膜2及びポリS13からなるゲート電極を形成する(第1図(4))。

次に P P S 領域を形成するために前配ゲート電極をマスクとしてイオン注入を行ない R 形不純物 拡散層 5 B 及び 5 d を形成する (第1図(b),(o))。 ここで本発明の特徴とするイオン注入法として 4 回回転イオン注入を用いた (第1図(b))。 半導体 基板をイオンビーム入射方向に対して 7 度傾けて、イオン注入ドーズ 風を全体のドーズ 量の 4 分の 1 として半導体 基板の 1 回毎の回転角度を 9 0 度と するものである。すなわち、第3図に示す様に、

得ることができる(第2図の曲線ROt.)。

また第1図(D)と(D)の工程において、4回回転イオン注入法を用いたが、1回毎のイオン注入量を全体のもとして回転角度を180度とした2回回転イオン注入を用いても良い。すなわち、第3図に示す様に、30a及び30cの方向または30b及び30dの方向からイオン注入を行なう。このとき、少なくとも非対称形状については改善できる。さらに、同様に、半導体差板を連続回転させながらイオン注入を行なうことも可能である。

ここで、第1図(B)~(B)のデバイス形成に用いたプロセス及びデバイスパラメータは以下の通りである。しきい値電圧制御用不純物ドーピングは、BF<sup>+</sup>2で50KeV、2.2×10<sup>12</sup>dose/cm·BPS 領域用不純物ドーピングは、リンで130KeV、2.4×10<sup>12</sup>dose/cm·ソース及びドレイン領域用不純物ドーピングは、BF<sup>+</sup>2で40KeV、40×10<sup>15</sup>dose/cm·である。ゲート酸化膜厚は10nm·ゲート電極高さは450nm·ゲート電極長さは0.8μm・チャネル幅は10μm・ 絶縁膜側壁幅は

30 m , 30 b , 30 c , 30 d の 4 方向からイ オン注入を行なう。不純物としてリンを用い、注 入エネルギーは130 KeV、ドーズ母は全体で 2.4×10<sup>12</sup> dose/cd とした。 1回毎の注入ドー ズ母は6×10<sup>11</sup> dose/cdである。

n形 B P S 領域形成後(第1図(c))、絶縁膜側壁でを形成する(第1図(d)及び(e))。次にソース及びドレイン領域(p<sup>+</sup>層)を形成するために、n形 B P S 領域の形成と同様に 4 回回転イオンスを用いて不純物拡散層 B S 及び B d を形成する (第1図(e)及び(f))。ここで不純物として BF2<sup>+</sup>を用いて、注入エネルギーは 4 O K e V、注入ドーズ量は 1.0×10<sup>15</sup> dose/cmとした。1回毎後に M O S 型電界効果トランジスタを得る。最後に M O S 型電界効果トランジスタを得る。以上 ケース を M O S 型電界効果トランジスタを で は で 大 で 本 実施例によれば、n形 B P S 領域と ト 電極に対して対称形状に形成でき、n 形 B P S 領域の効果も維持できることにより、トランス を 特性もソース・ドレインの向きにようすが性を

O.14μm で、ゲート電極形成後の金熱処理工程は 900°Cで30min である。

なお本実施例はロチャネル MOSトランジスタ に関するものであるが、本発明の方法は nチャネル MOSトランジスタにも適用できることは言う までもない。

また、半導体基板をイオンピーム入射方向に対して傾ける角度は、本実施例において7度としたが、これに限るものではない。

以上説明してきたように、本発明のイオン注入 方法を用いれば、ゲート電極に対して不純物拡散 層を対称形状に形成することができ、従って半導 体集積回路における各トランジスタの電気特性も 揃えることができ、その実用的効果は極めて大き い。

#### 発明の効果

以上説明したように、本発明は半導体装置、特に埋め込みチャネルMOS形トランジスタの製造方法に関するもので、チャネル領域の下部の一部でかつソース・ドレイン領域側部に導電型の異な

# 特開昭64-5068 (4)

る高速度不純物層を形成する工程において、半導体基板を傾けて、かつ前配半導体基板を回転させながらイオン注入を行うことにより、本構造を有するMOS形トランジスタの特徴であるところのサプスレショルド域電気特性を維持しつつ、デバイスの微細化が可能となり、かつソース・ドレインの向きによらず対称な電気特性を待ることができ、半導体集積回路において極めて有用である。


## 4、図面の簡単な説明


第1図(a)~(b)は本発明の一実施例における埋込みテャネル形の MOS形トランジスタの製造方法の一部を説明する断面図、第2図は本実施例によるトランジスタのサブスレショルド特性を従来のものと比較して示す図、第3図は4回回転注入のとのよりのとの、第4図は従来の埋込みテャネル形のMOS形トランジスタの断面図、第5図は行来のMOS形トランジスタにおいて不純物拡散層がゲート電極に対して非対称に形成されることを説明する断面図である。


1 …… n ウエル、4 …… p チャネル領域、3 …


…ゲート酸化膜、2……ゲート電極、5 s及び5 d …… n型高温度不純物層、7…… 側壁酸化膜、8 s 及び8 d …… p型ソース、ドレイン領域。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名











第 4 図



第 5 図



THIS PAGE BLANK (USPTO)